# CAPÍTULO 3) CAMPAÑA DE INYECCIÓN Y ANÁLISIS

*En este capítulo se detallará el proceso de inyección de fallas y su posterior análisis. El propósito de esta investigación es el de determinar la susceptibilidad a fallas del conversor flash causadas por SETs. El trabajo se enfocó en las estructuras analógicas del circuito, debido que el estudio en estructuras digitales es más conocido y existe abundante información.*

|  |  |  |
| --- | --- | --- |
|  |  |  |

Figura ) Interacción usuario-programa.

## 3.1) Inyección

La campaña de inyección se realizó sobre los comparadores (estructuras analógicas del conversor). Las fallas son inyectada en cada drenador de cada transistor que lo conforma (PMOS y NMOS, variando la dirección de la corriente según corresponda) simulando un SET en distintas condiciones de señal de entrada.

Por cada comparador hay 7 drenadores donde se deben inyectar ambas fallas, los que nos da un total de 14 simulaciones por comparador. Durante la campaña de inyección se varía la señal de entrada en 64 niveles de tensión para los 63 comparadores existentes en el conversor, esto nos da un total de 56448 simulaciones durante el proceso, lo cual requirió de un enorme recurso computacional. Las inyecciones se realizaron de modo manual, en el cual se considero 3 comparadores en situaciones específicas de tensión de entrada y referencia, y de modo automático para realizar el total de las simulaciones mediante el programa desarrollado.

### 3.1.1) Manual

El esquemático del comparador con los puntos de inyección está representado en la Figura 1.

La inyección de las fallas se realizó de manera manual conectando las fuentes de corriente (círculos verdes) en los diferentes drenadores del circuito (círculos amarillos) y realizando simulaciones para cada uno de ellas. Se realizó un análisis de tipo “barrido en tensión continua” variando el parámetro señal de entrada en 4 estados de tensiones diferentes:

* VINneg = (Vref - 8mV) donde la salida del comparador debe de estar en NIVEL ALTO
* VINneg = (Vref - 5mV) donde la salida del comparador debe de estar en NIVEL ALTO
* VINneg = (Vref + 5mV) donde la salida del comparador debe de estar en NIVEL BAJO
* VINneg = (Vref + 8mV) donde la salida del comparador debe de estar en NIVEL BAJO

La campaña de inyección manual se realizó en 3 comparadores distintos, cada uno representativo de distintas partes del circuito (nivel bajo de comparación, nivel medio y nivel superior de tensión) abarcando todo el rango de tensión en el cual trabajan los 63 comparadores.

* Vref = 1.005 V (corresponde al primer comparador C1).
* Vref = 1.315 V (corresponde al comparador C32, mitad de rango de conversión).
* Vref = 1.625 V (corresponde al último comparador C63).

Figura ) Esquemático del comparador e identificaciones de drenadores.

El recuadro de color azul en la Figura 2 indica el terminal de entrada negativo del comparador, en el cual se conecta la señal de entrada a convertir. El recuadro de color verde indica el terminal positivo del comparador, y allí se conecta las diferentes tensiones de referencia según corresponda.

### 3.1.2) Automática

Para la campaña de inyección completa, se desarrolló un programa que realizó un “barrido en tensión continua” de la entrada desde 1V a 1.64V en cada uno de los drenadores para los 63 comparadores. Éste fue realizado en la plataforma de programación Python bajo el sistema operativo de Windows Seven. El código del programa se encuentra detallado en el APENDICE C.



Figura ) Imagen del programa (pestaña de inyección).

El proceso de inyección consta de 4 pasos, detallados a continuación:

Figura ) Diagrama de proceso de inyección de fallas.

## 3.2) Análisis

El análisis de los resultados de la campaña se realizó en dos etapas, al igual que la inyección. Una primera en la cual se analizaron los resultados de las inyecciones hechas de manera manual, verificando el comportamiento general del circuito ante cada alteración del mismo, identificando los nodos sensibles y propensos al error. Luego de corroborar el método manual, se pasó al procesamiento de la información de modo automático mediante un programa realizado para este fin y recopilando la información mediante tablas.

### 3.2.1) Manual

Como ya se mencionó, la inyección manual se realizó en 3 comparadores distintos, los cuales funcionan en 3 sectores distintivos en el proceso de digitalización de la señal de entrada. Esto permite poner a prueba al comparador con tensiones bajas y altas de referencia en su entrada.

En cada gráfica se observan dos ventanas de simulación. En la ventana superior se grafican las tensiones del nodo en el cual se inyecta la falla para las 4 variaciones de señal de entrada (dos mayores a la tensión de referencia, y dos menores), y en la ventana inferior, se grafica la suma de las corrientes del nodo (en color verde la corriente que simula la falla, y en rojo, la suma del resto de las corrientes intervinientes en el nodo de inyección).

**INYECCIÓN EXPONENCIAL**

*1.005V C1 - Inyección en nodo NDNEG:*

Se inyecta el modelo exponencial en el nodo denominado NDNEG, el cual afecta a los drenadores de la rama de la señal de entrada (rama izquierda del diferencial).

Figura ) Inyección de la falla exponencial en el drenador del transistor P (izquierda) y N (derecha) del nodo NDNEG.

Como se aprecia para ambos casos de simulación, la inyección de la falla solo produce un leve cambio de tensión en el nodo afectado, mientras que las corrientes intervinientes varían en gran medida para mantener el equilibro.

*1.005V C1 - Inyección en nodo NDOUT:*

El nodo afectado en este caso es el nodo de salida del comparador (NDOUT, segunda etapa del comparador).

Figura ) Inyección de la falla exponencial en el drenador del transistor P (izquierda) y N (derecha) del nodo NDOUT.

La primera simulación afecta al transistor PMOS conectado al nodo. Este resulta ser el transistor sensible a los SETs, que al ser afectado, produce el cambio de estado de las dos condiciones de tensión de entrada superiores a la referencia. Cuando se inyecta en el drenador del transistor NMOS conectado al nodo, se pueden observar variaciones en la tensión que no superan los límites especificados para ser considerados un cambio de estado o un estado indeterminado.

|  |  |
| --- | --- |
| *1.315V C32 - Inyección en nodo NDOUT:* | *1.620V C63 - Inyección en nodo NDOUT:* |
| C:\Users\FABRICIO\AppData\Local\Temp\msohtmlclip1\01\clip_image001.png | C:\Users\FABRICIO\AppData\Local\Temp\msohtmlclip1\01\clip_image001.png |

Figura ) Inyección en drenador de los transistores PMOS para el nodo NDOUT de los comparadores C32 y C63.

A continuación se presentan las tablas de resultados de las simulaciones.

En el eje vertical de la gráfica se representa la variación total de la tensión del nodo causada por la perturbación con respecto a su punto de reposo (en escala logarítmica), y en el eje horizontal, la duración del de la perturbación en el nodo inyectado (se encuentra graficado los 2nS en los cuales el sistema se encuentra en reposo, sin ser alterado externamente). Los distintos colores en la grafica representan a cada una de las condiciones de tensión de entrada utilizadas durante la inyección (dos inferiores y dos superiores a la tensión de referencia especificada como Vref en la gráfica).

|  |  |
| --- | --- |
| Tabulación de datos obtenidos: | Fallas observadas: M12   * *AMARILLO*   *Variación: 180 veces mayor a la tensión sin falla inyectada.*  *Duración: 48nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 55 veces mayor a la tensión sin falla inyectada.*  *Duración: 46nS hasta recuperar tensión inicial.* |
|  | Fallas observadas: M12   * *AMARILLO*   *Variación: 105 veces mayor a la tensión sin falla inyectada.*  *Duración: 48nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 38 veces mayor a la tensión sin falla inyectada.*  *Duración: 46nS hasta recuperar tensión inicial.* |
|  | Fallas observadas: M12   * *AMARILLO*   *Variación: 100 veces mayor a la tensión sin falla inyectada.*  *Duración: 48nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 34 veces mayor a la tensión sin falla inyectada.*  *Duración: 47nS hasta recuperar tensión inicial.* |

Figura ) Tabulación de los datos obtenidos de la campaña de inyección exponencial manual.

**INYECCIÓN RAMPA**

*1.620V C63 - Inyección en nodo NDPOS:*

La perturbación en el nodo NDPOS genera aumento y disminuciones de la tensión de salida, pero no produce un cambio de estado. Este nodo es la conexión entre la primer y segunda etapa del comparador (salida de la etapa diferencial del comparador).

Figura ) Inyección de falla tipo rampa para comparador C63 (PMOS izquierda, NMOS derecha) nodo NDPOS.

*1.620V C63 - Inyección en nodo NDOUT:*

 Figura ) Inyección de falla tipo rampa para comparador C63 (NMOS derecha, PMOS izquierda) nodo NDOUT.

Finalizada la inyección de la perturbación tipo rampa, se observa que el drenador del transistor PMOS M12 sigue siendo el punto propenso a producir errores (cambios de estado) en los 3 comparadores.

|  |  |
| --- | --- |
| Tabulación de datos obtenidos: | Fallas observadas: M12   * *AMARILLO*   *Variación: 165 veces mayor a la tensión sin falla inyectada.*  *Duración: 56nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 55 veces mayor a la tensión sin falla inyectada.*  *Duración: 58nS hasta recuperar tensión inicial.* |
|  | Fallas observadas: M12   * *AMARILLO*   *Variación: 105 veces mayor a la tensión sin falla inyectada.*  *Duración: 80nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 37 veces mayor a la tensión sin falla inyectada.*  *Duración: 76nS hasta recuperar tensión inicial.* |
|  | Fallas observadas: M12   * *AMARILLO*   *Variación: 100 veces mayor a la tensión sin falla inyectada.*  *Duración: 66nS hasta recuperar tensión inicial.*   * *VIOLETA*   *Variación: 34 veces mayor a la tensión sin falla inyectada.*  *Duración: 64nS hasta recuperar tensión inicial.* |

Figura ) Tabulación de los datos obtenidos de la campaña de inyección rampa manual.

### 3.2.2) Automática

Luego de corroborar el correcto funcionamiento del programa y el comportamiento del comparador ante las perturbaciones, se pasó a la utilización del programa para automatizar el proceso de recopilación de información obtenida de las simulaciones.



Figura ) Imagen del programa (pestaña de simulación).

El proceso de simulación consta de 4 pasos, detallados a continuación:

Figura ) Diagrama de proceso de simulación y análisis de falla.

La funcionalidad que provee el programa es la de comparar las tensiones guardadas en los archivos de salida de la campaña de simulación con las tensiones ingresadas por el usuario en la ventana que se aprecia en Figura 11 (podemos ingresarlos en modo analógico o modo digital, en este último, el programa considera como un 1 lógico a un nivel de tensión comprendido entre 2.3 y 3.3 voltios; y un 0 lógico a un nivel de tensión comprendido entre 0 y 1 voltio) y crear una tabla que cuenta con la información del nodo inyectado, el tipo de falla, duración del evento, variación de voltaje, etc.

Un ejemplo de una sección de la tabla que devuelve el programa se puede apreciar en la Figura 14, a continuación.



Figura ) Tabla obtenida como resultado del análisis del programa.

Con una tabla de más de 56.000 filas de datos y la ayuda de un procesador de hojas de cálculo, se realizaron los análisis pertinentes a la campaña de inyección realizada, generando tablas y gráficos estadísticos de los datos recopilados. A continuación se presentan alguno de éstos análisis.

*Cantidad de errores totales discriminando tipos de falla:*

|  |  |  |  |
| --- | --- | --- | --- |
|  | | | |
| **Tipo de falla** | **Error** | **Éxito** | **Total** |
| *Rampa* | 1991 | 26233 | 28224 |
| *Exponencial* | 206 | 26231 | 28224 |

Tabla ) Tabla de porcentajes de errores según tipo de falla.

Figura ) Porcentaje de errores según tipo de falla.

A partir de estos gráficos de torta, apreciamos que la inyección de la falla tipo rampa genera mayor cantidad de errores de salida en el conversor. Como se mencionó anteriormente, este modelo de falla posee un inicio y fin de perturbación bien definido, a diferencia del modelo exponencial, cuya duración no posee un fin exacto. Sin embargo, en este tiempo, la falla tipo rampa genera una mayor perturbación en el equilibrio de corrientes del nodo afectado, permitiendo así que la falla se prolongue por la lógica decodificadora llegando a los bits de salida.

*Cantidad de errores encontrados en función de la tensión de entrada y tipo de falla:*



Tabla ) Tabla de fallas según nivel de tensión de entrada.

En la Tabla 3 se puede observar una clara diferencia entre los errores producidos entre ambos tipos de fallas. Para los dos casos, con el aumento progresivo de la tensión de entrada se genera un amento de la cantidad de errores observados en la salida del conversor. En el caso tipo exponencial, el aumento generado es lento y de pocas variaciones, a comparación de los errores producidos en el caso tipo rampa que aumentan progresivamente y con variaciones entre cada nivel de tensión.

Figura ) Gráfica de dispersión, cantidad de errores según tensión de entrada (falla rampa).

Figura ) Gráfica de dispersión, cantidad de errores según tensión de entrada (falla exponencial).

Este tipo de resultados se apreció en los análisis realizados de manera manual (Figura 8 y Figura 11), en donde los únicos momentos en que se producían los fallos en el transistor M12 (correspondiente al nodo NDOUT\_P) era cuando la tensión de entrada era superior a la tensión de referencia, lo que nos daba una salida del comparador igual a CERO, o sea, cuando el transistor M12 se encontraba cortado.

*Cantidad de errores según nodo de inyección:*



Tabla ) Tabla de fallas según nodo de inyección.

De la Tabla 4, se percibe que el nodo NDOUT\_P (transistor M12 de cada comparador) es el nodo sensible del circuito. Este nodo fue el único que generó fallos en la etapa de simulación manual realizada anteriormente.

Figura ) Grafica de barras de errores por nodos de inyección.

El nodo NDNEG\_P (transistor M3) es el menos sensible del circuito, como se puede apreciar, genero la menor cantidad de fallas al ser inyectada la perturbación.

*Distribución de errores según bit de salida:*



Tabla ) Tabla de falla generadas según bit de salida.

A partir de la Tabla 5 podemos destacar que todos los errores generados por la inyección tipo exponencial repercutieron tan solo en el bit MSB (ocasionando el total de las fallas). Realizando un pequeño análisis de la estructura interna del conversor se deduce que el efecto causado por la falla exponencial afecta únicamente a este bit debido a que el mismo es una conexión directa de la salida de un comparador, evitando toda la lógica del decodificador que se ve involucrada en la determinación de los restantes bits. Esto nos permite concluir que el decodificador posee un efecto de filtrado de los errores producidos por las falla del tipo exponencial. Una posible solución sería intercalar una estructura lógica que no modifique el valor de la salida binaria, como por ejemplo dos negadores en serie, etc. (APENDICE B).

Figura ) Gráfica de distribución de errores según bits de salida.

*Distribución de errores según variación de amplitud y duración de evento:*

* A continuación se presentan gráficos de dispersión, en los cuales se tuvo en cuenta la duración del evento transitorio y las variaciones de amplitud de éste. Para el análisis se tuvo en consideración los siguientes puntos:Límites de tensión para CERO lógico: *-50mV<CERO<1V.*
* Límites de tensión para UNO lógico:.*2.3V<UNO<3.5V*.
* Inicio del análisis: 2nS de simulación (tiempo cuando se inyección de falla).
* Fin del evento: cuando la amplitud del mismo vuelve a cruzar los límites lógicos definidos.

Para cada modelo, se analizó el bit de salida con mayor cantidad de fallas, diferenciando las inyecciones entre nodos NMOS y PMOS. A continuación tenemos el analisis de la gráfica de dispersión generada a partir de las fallas observadas en el bit MSB (206 errores) ante la inyección del modelo exponencial.




Figura ) Gráfica de dispersión, fallas MSB por inyección exponencial.

La Figura 20 se encuentra dividia en 4 cuadrantes. La división vertical entre cuadrantres (derecho e izquierdo) nos divide las fallas según su duración transitoria.

Se aprecia que la gran mayoría de las fallas generadas se encuentran ubicadas dentro del primer cuadrante, principalmente en el extremo inferior, representando a fallas de poca variación con respecto a los limites definidos, y de rápida recuperación ante las perturbaciones. El cuadrante superior izquierdo se encuentra abarcado principalmente por fallas causadas por inyección en nodos PMOS cuyas variaciones de tensión fueron mayores.

En el cuadrante derecho encontramos igual cantidad de fallas causadas por inyección en transistores PMOS y NMOS, pero se percibe rápidamente que las fallas causadas a partir de transistores PMOS se encuentran agrupadas en un sector medio, indicando efectos similares de perturbación en todos ellos. Luego se observan fallas de mayor transitorio, generadas a partir de inyecciones en nodos NMOS, lo que indicaría que su recuperación (vuelta a su estado inicial) transcurre con mayor lentitud para los transistores PMOS, para el caso de inyección exponencial.

A continuación tenemos el gráfico de dispersión para las fallas en el bit LSB (977 errores) generadas por la inyección del modelo rampa.




Figura ) Gráfica de dispersión, fallas LSB por inyección rampa.

Al igual que la anterior, la Figura 21 se divide en 4 cuadrantes. Podemos ver que mas del 75% de los errores ocurridos en las simulaciones poseen variaciones menores a las 1.15 voltios y una duración de evento de 10uS. El resto de los errores analizados poseen una duración mayor, entre 25 y 50uS, con variaciones bastante dispersas. Los transistores NMOS perturbados se encuentran dispersos en una franja de tiempo entre 33 y 43uS, en cambio, para los PMOS la fanja es mas acotada y se observan 3 agrupaciones de errores y uno aislado de con la mayor variación.